天天干天天操天天爱-天天干天天操天天操-天天干天天操天天插-天天干天天操天天干-天天干天天操天天摸

        設計出可制造的數字集成電路芯片。

        具備硬件系統開發設計經驗的工程師，或者具有一定基礎的電子類專業的大學生和研究生。

        學員學習本課程應具備下列基礎知識：
        ◆ 具備硬件系統開發設計經驗的工程師，或者具有一定數字電路基礎；
☆注重質量 ☆邊講邊練
        ☆合格學員免費推薦工作
        ★實驗設備請點擊這兒查看★

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

2 Verilog綜合
2.1 用dc_shell進行Synopsys Design Compiler綜合
2.2 Cadence RTL Compiler綜合
2.3 把結構描述Verilog輸入到CadenceDFII設計平臺中
2.4 綜合后Verilog仿真

2 SOC Encounter布局布線
2.1 Encounter用戶圖形界面
2.2 用配置文件進行設計輸入
2.3 編寫SOC Encounter腳本

3 芯片組裝
3.1 用ccar進行模塊布線
3.2 用ccar完成內核至焊盤框的布線
3.3 生成終的GDSII

4 微型MIPS處理器
4.1 微型MIPS處理器
4.2 微型MIPS：展平設計工具流程
4.3 微型MIPS：層次化設計工具流程

實驗：

1、抽象生成
2、SOC Encounter布局布線和芯片組裝