課程大綱： FPGA性能設(shè)計(jì)課程培訓(xùn)
第一節(jié)
回顧FPGA 設(shè)計(jì)基礎(chǔ)
利用 FPGA 資源進(jìn)行設(shè)計(jì)
內(nèi)核生成器（C0RE Generator）軟件系統(tǒng)
基本 FPGA 時(shí)鐘資源
Virtex-6 和 Spartan-6 FPGA 時(shí)鐘資源
實(shí)驗(yàn)1：利用 FPGA 資源進(jìn)行設(shè)計(jì)
FPGA 設(shè)計(jì)技術(shù)
綜合技術(shù)
實(shí)驗(yàn)2：綜合技術(shù)
第二節(jié)
實(shí)現(xiàn)時(shí)序收斂
實(shí)驗(yàn)3：回顧全局時(shí)序約束
特定通路時(shí)序約束，部分
特定通路時(shí)序約束，第2部分
實(shí)驗(yàn)4：實(shí)現(xiàn)時(shí)序收斂
加入高級會(huì)員獲得助教答疑
